PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06324857 A

(43) Date of publication of application: 25.11.94

(51) Int. CI

G06F 9/06

G06F 9/06

G06F 12/06

G06F 15/78

(21) Application number: 05111738

(71) Applicant:

TOSHIBA CORP

(22) Date of filing: 13.05.93

(72) Inventor:

HAYASHI KYOJI

SATAKE SHIGERU


(54) COMPUTER SYSTEM

(57) Abstract:

PURPOSE: To simplify work for program correction by rewriting a boot block in an EEPROM without exchanging chip memory.

CONSTITUTION: When a boot block rewriting unit 44 is connected to a system bus 10 via an extended bus connector 43, access to a flash EEPROM 100 is disabled. Thereby, a system address from a CPU is sent to the ROM 201 of the boot block rewriting unit 44, then, the ROM 201 is accessed. As a result, a reloading program stored in the ROM 201 is executed by the CPU, and processing to rewrite a boot block area is started. Therefore, the content of a boot block can be corrected without exchanging the flash EEPROM 100 even when the boot block that is a program to be executed first when a system is started up is destroyed.

COPYRIGHT: (C)1994,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-324857

(43)公開日 平成6年(1994)11月25日


(51) Int.Cl. ⁵ G 0 6 F 9/06	識別記号 440 M		FΙ	技術表示箇所
	N 410 T			
12/06		9367-5B 9366-5B		
15/78	520 510 C	9300-5B		
13/16	510 C		審査請求	未請求 請求項の数2 OL (全 16 頁)
(21)出願番号	特願平5-111738		(71)出願人	
(2.2)	h - 1. (株式会社東芝
(22)出願日	平成5年(1993)5月	13日	(TO) FRANKI da	神奈川県川崎市幸区堀川町72番地
			(72)発明者	
				東京都青梅市末広町2丁目-9番地 株式会 社東芝青梅工場内
			(72)発明者	
			(12)元明有	東京都青梅市末広町2丁目9番地 株式会
	•			社東芝青梅工場内
			(74)代理人	弁理士 鈴江 武彦

(54) 【発明の名称】 コンピュータシステム

(57)【要約】

【目的】EEPROM内のプートプロックをそのメモリチップの交換なしで書き替えられるようにし、プログラム修復のための作業の簡単化を図る。

【構成】ブートプロック書き替えユニット44が拡張バスコネクタ43を介してシステムパス10に接続されると、フラッシュEEPROM100のアクセスがディセーブルされる。これにより、CPU11からのシステムアドレスはブートプロック書き替えユニット44のROM201に送られ、ROM201がアクセスされる。この結果、ROM201に格納された書き替えプログラムがCPU11によって実行され、ブートプロックエリアを書き替えるための処理が開始される。したがって、システム起動時に最初に実行されるプログラムであるブートプロックが破壊された場合でも、そのフラッシュEEPROM100を交換すること無く、ブートプロックの内容を修復することが可能となる。



【特許請求の範囲】

【請求項1】 CPUと、

このCPUに接続されるシステムバスと、

このシステムバスに接続され、システムアドレス空間の 所定の第1アドレス範囲にマッピングされシステム起動 時に最初に実行されるプログラムが記憶されているブー ト領域を有するEEPROMと、

前記ブート領域と同一の前記第1アドレス範囲にマッピングされる記憶領域を有し、その記憶領域に前記ブート領域の内容を修復するための書き替えプログラムが記憶 10されているメモリ装置であって、前記システムバスに着脱自在に接続されるメモリ装置と、

このメモリ装置が前記システムバスに接続されているか 否かを検出する手段と、

前記メモリ装置の接続が検出された際、前記EEPRO Mのアクセスをディセーブルする手段と、

前記CPUから出力される前記プート領域を指定するシステムアドレスによって前記メモリ装置をリードアクセスし、前記書き替えプログラムを前記CPUに実行させる手段と、

前記EEPROMのプート領域を前記第1アドレス範囲とは異なる第2アドレス範囲にリマッピングし、その第2アドレス範囲を通した前記EEPROMのアクセスをイネーブルにする手段とを具備することを特徴とするコンピュータシステム。

【請求項2】 CPUと、

このCPUに接続されるシステムパスと、

このシステムパスに接続される各種I/O装置と、

前記システムバスに接続されたEEPROMであって、前記I/O装置を制御するための基本入出力プログラム 30 が格納されたシステムBIOS領域と、システム起動時に最初に実行され前記システムBIOS領域の正当性の有無の判定のために前記システムBIOS領域の内容をチェックするプログラムが格納されたブート領域とを有し、前記プート領域および前記システムBIOS領域がそれぞれシステムアドレス空間の第1および第2のアドレス範囲にマッピングされているEEPROMと、

前記システムバスに各種拡張装置を接続するための拡張 バスコネクタと、

前記第1アドレス範囲にマッピングされる記憶領域を有 40 し、その記憶領域に、前記プート領域の内容を修復するための書き替えプログラムが記憶されているROMを含み、前記拡張バスコネクタに着脱自在に装着されるプロクラム書き替えユニットと、

このプロクラム書き替えユニット内に設けられ、前記システムバス内に定義された所定の信号線上にそのプロクラム書き替えユニットが装着されたことを示す信号を出力する手段と、

前記所定の信号線に接続されその信号線を介して前記書 き替えユニットから供給される信号出力に応答して、前 50 記第1アドレス範囲を通した前記EEPROMのアクセスをディセーブルする手段と、

前記CPUから出力される前記ブート領域を指定するシステムアドレスによって前記メモリ装置をリードアクセスし、前記書き替えプログラムを前記CPUに実行させる手段と、

前記EEPROMのブート領域とシステムBIOS領域のアドレス範囲を互いに入れ替えて前記ブート領域を前記第2アドレス範囲にリマッピングし、その第2アドレス範囲を通した前記EEPROMのアクセスをイネーブルにする手段とを具備することを特徴とするコンピュータシステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明はコンピュータシステムに関し、特にフラッシュEEPROM等の書き替え可能なROMをシステムROMとして使用したコンピュータシステムに関する。

[0002]

20 【従来の技術】一般に、パーソナルコンピュータなどのコンピュータシステムは、BIOS (基本入出力プログラム)を記憶するためのシステムROM (リードオンリメモリ)を備えている。従来、このシステムROMの内容が破壊された場合やBIOSの内容をパージョンアップする場合は、コンピュータシステムを分解してシステムROMを交換する必要があった。

【0003】ところで、近年では、書き換え可能なROMとして、フラッシュEEPROMが開発されている。フラッシュEEPROMは、記憶データをプロック単位で消去できる等の種々のメリットを有する。このため、最近では、フラッシュEEPROMをシステムROMとして使用して、BIOSを書き替え可能にする構成が採用され始めている。

【0004】この場合、そのフラッシュEEPROMから構成されるシステムROMには、BIOSの内容をチェックするためのプログラムを格納しておくことが必要となる。このプログラムは、BIOSの実行に先だつてシステム起動時に最初に実行されるプログラムであり、プートプロックと称されている。

【0005】このようなフラッシュEEPROMを使用したシステムにおいては、BIOSの書き替えは次のような手順で行われる。すなわち、システムがパワーオンされると、フラッシュEEPROMのプートプロックのプログラムが最初に起動され、BIOSのチェックが行われる。BIOSの内容に異常があれば、その旨がユーザに提示される。そして、正しいBIOSが格納されたフロッピーディスク等からフラッシュEEPROMのBIOSが書き替えられる。

【0006】このようなBIOSの書き替えを製品出荷

後においても分解作業なしで行えることが、フラッシュ EEPROMを使用する大きなメリットになる。しかし ながら、フラッシュEEPROMのプートプロックのブ ログラムはシステム起動時に最初に実行されるものであ るので、もしそのブートプロックの内容が破壊されてし まうと、BIOSの内容チェックができないばかりか、 システムを起動できないという不具合も発生する。した がって、ブートプロックエリアの内容が破壊された場合 には、フラッシュEEPROM自体を交換しなければな らない。

[0007]

【発明が解決しようとする課題】従来のシステムでは、 システム起動時に最初に実行されるEEPROM内のプ ログラムが破壊された場合には、そのプログラムを修復 することができないので、EEPROMを交換するとい う作業を行なわなければならない欠点があった。

【0008】この発明はこのような点に鑑みてなされた もので、システム起動時に最初に実行されるEEPRO M内のプログラムが破壊された場合でも、そのEEPR OMの交換なしでそのプログラムを修復することができ 20 される。 るコンピュータシステムを提供することを目的とする。 [0009]

【課題を解決するための手段および作用】この発明のコ ンピュータシステムは、CPUと、このCPUに接続さ れるシステムパスと、このシステムパスに接続され、シ ステムアドレス空間の所定の第1アドレス範囲にマッピ ングされシステム起動時に最初に実行されるプログラム が記憶されているプート領域を有するEEPROMと、 前記プート領域と同一の前記第1アドレス範囲にマッピ ングされる記憶領域を有し、その記憶領域に前記プート 領域の内容を修復するための書き替えプログラムが記憶 されているメモリ装置であって、前記システムバスに着 脱自在に接続されるメモリ装置と、このメモリ装置が前 記システムバスに接続されているか否かを検出する手段 と、前記メモリ装置の接続が検出された際、前記EEP ROMのアクセスをディセーブルする手段と、前記CP Uから出力される前記ブート領域を指定するシステムア ドレスによって前記メモリ装置をリードアクセスし、前 記書き替えプログラムを前記CPUに実行させる手段 と、前記EEPROMのブート領域を前記第1アドレス 40 範囲とは異なる第2アドレス範囲にリマッピングし、そ の第2アドレス範囲を通した前記EEPROMのアクセ スをイネーブルにする手段とを具備することを特徴とす る。

【0010】このコンピュータシステムにおいては、メ モリ装置がシステムパスに接続されると、EEPROM のアクセスがディセーブルされる。これにより、CPU から第1アドレス範囲に属すシステムアドレスが発行さ れると、そのシステムアドレスはそのままシステムパス を介してメモリ装置に送られ、メモリ装置がリードアク 50 4

セスされる。この結果、メモリ装置に格納された書き替 えプログラムがCPUによって実行され、プート領域を 書き替えるための処理が開始される。この場合、EEP ROMのプート領域は、メモリ装置とアドレスがオーバ ラップしないように、第2アドレス範囲にリマッピング され、そのアドレス範囲を通してライトアクセスされ る。したがって、システム起動時に最初に実行されるプ ログラムであるプート領域が破壊された場合でも、その フラッシュEEPROMを交換すること無く、ブート領 10 域の内容を修復することが可能となる。

[0011]

【実施例】以下、図面を参照してこの発明の実施例を説 明する。図1には、この発明の一実施例に係わるポータ ブルコンピュータのシステム構成が示されている。この ポータブルコンピュータは、ラップトップタイプまたは ノートブックタイプのコンピュータであり、メモリバス 1、システムパス10、CPU11、1/Oゲートアレ イ11Aを備えており、メモリバス1には主メモリ12 が接続されると共に、増設メモリ13がオプション接続

【0012】 CPU11は、システム全体の制御を司る ためのものであり、各種操作メニューを画面表示する機 能や、その操作メニュー画面上でユーザによって指定さ れた各種処理を実行する機能を有している。

【0013】 I/Oゲートアレイ11Aは、各種メモリ やI/Oアクセスのための制御や、パスサイクル制御を 行なう。主メモリ12には、処理対象となるプログラム およびデータ等が格納される。この主メモリ12は例え ば2Mパイトの記憶容量を有し、最初の1Mパイトのう ちの640Kパイトがシステムメモリとして利用され、 残りの384Kバイトがワークエリアとして利用され る。また、この主メモリ12の2Mパイトの内で前述の システムメモリ領域を除く一部の領域は、ハードRAM やEMSメモリとして設定可能である。 増設メモリ13 は、2Mバイト/4Mバイト/8Mパイトのメモリカー ドであり、メモリ拡張のために必要に応じて装着され る。この増設メモリ13によって拡張されたメモリ領域 に前述のハードRAMやEMSメモリを設定することも 可能である。

【0014】システムパス10には、DMAコントロー ラ(直接メモリアクセスコントローラ)14、割り込み コントローラ15、タイマ16、リアルタイムクロック 17およびパックアップRAM18が接続されている。 リアルタイムクロック17は、独自の動作用電池を持つ 時計モジュールであり、その電池から常時電源が供給さ れるCMOS構成のスタティックRAMを有している。 このスタティックRAMは、システム構成を示すセット アップ情報の格納等に利用される。パックアップRAM 18は、パッテリィパックアップされたメモリであり、

32Kバイトの記憶容量を有している。このバックアッ

プRAM18には、ユーザによって設定されるシステム 環境設定情報 (CONFIG, SYS) が格納される。

【0015】システムバス10には、さらに、漢字RO M19、辞書ROM20、DOSROM21、アプリケ ーションROM22、プリンタファームウェアROM2 3、ユーザROM24、アウトラインフォントROM2 5、プリンタパッファRAM26、およびメニューRO M27が接続されている。

【0016】漢字ROM19は、1Mパイト(64Kバ イト×16ページ)の記憶容量を有しており、ここには 10 ードコントローラ32、およびディスプレイコントロー 種々の漢字フォントが記憶されている。辞書ROM20 は、512Kパイト (64Kパイト×8ページ) の記憶 容量を有しており、カナー漢字変換辞書が格納されてい る。DOSROM21は、512Kパイト(64Kパイ ト×8ページ)の記憶容量を有しており、ここにはDO S(Disk Operating System)等のオペレーティ ングシステムが予め記憶されている。また、このDOS ROM21には、そのオペレーティングシステムの起動 時に実行される自動実行パッチファイルとしてメニュー 表示プログラムが記憶されている。

【0017】アプリケーションROM22は、512K バイト(64Kパイト×32ページ)の記憶容量を有し ており、表計算プログラムが記憶されているメモリ領域 とワープロ用プログラムが記憶されるメモリ領域を備え ている。

【0018】プリンタファームウェアROM23は、2 56Kパイト(64Kパイト×4ページ)の記憶容量を 有しており、ここには内蔵プリンタ36の制御を行うフ ァームウェア、およびアウトラインフォント等の文字フ ォントの展開を行うファームウェアが格納されている。 ユーザROM24は、ICソケットを介してシステムバ ス10に接続されるものであり、ユーザによって必要に 応じて装着される。このユーザROM24は、例えばO TPROMによって構成されている。

【0019】アウトラインフォントROM25は、8M パイト(64Kパイト×128ページ)の記憶容量を有 しており、ここには、各種書体のアウトラインフォント が格納されている。また、アウトラインフォントのフォ ントソースは、使用する文字サイズに応じて適切なフォ ントが選べるように1文字種当たり複数種のフォントが 40 用意されている。プリンタパッファRAM26は、2M パイトのSRAMのなかの32Kパイトの領域を利用し て実現されており、ここには印字データが展開される。

[0020] メニューROM27は、640Kパイト (64Kバイト×10ページ) の記憶容量を有してお り、ここにはメニュー画面に表示するアイコンや、スケ ジュール、住所録等の個人情報を管理するPIMプログ ラムが格納されている。

【0021】 ここで、これら漢字ROM19、辞書RO M20、DOSROM21、アプリケーションROM2 50 これら各ユニットに動作電源やパックアップ用電源を供

2、プリンタファームウェアROM23、ユーザROM 24、アウトラインフォントROM25、プリンタバッ ファRAM26、およびメニューROM27は、所定の システムアドレスにマッピングされたROMアクセス専 用のEMSウインドウを通して選択的にアクセスされる

6

【0022】システムパス10には、さらに、システム ROM28、FDDコントローラ29、プリンタコント ローラ30、RS-232Cコントローラ31、キーボ ラ33が接続されている。

ように構成されている。

【0023】システムROM28は、例えば128Kバ イトの記憶容量を有しており、ここには各種基本入出力 プログラム (BIOS; Basic I/O Syst em)が格納されるメインプロックと、そのBIOSの 内容のチェック等を行うプログラムが格納されるプート プロックを有している。このシステムROM28は、実 際には、前述のプリンタファームウェアROM23、メ ニューROM27、およびシステムROM28と一緒 20 に、1Mパイトの1個のフラッシュEEPROM100 によって実現されている。このフラッシュEEPROM 100の詳細は、図2を参照して後述する。

【0024】FDDコントローラ29は、3.5インチ のフロッピーディスクを駆動するフロッピーディスクド ライブ (FDD) 38を制御する。フロッピーディスク ドライブ (FDD) 38は、720Kパイト/12Mバ イト/1. 44Mバイトの3種類の記録形式をサポート する3モードドライブである。また、FDDコントロー ラ29は、FDD/プリンタコネクタ39を介してオブ 30 ション接続される例えば5インチのフロッピーディスク ドライブの制御も行う。プリンタコントローラ30は、 FDD/プリンタコネクタ39を介してオプション接続 される外部プリンタの制御を行なう。RS-232Cコ ントローラ31は、RS-232C機器の制御を行な う。キーポードコントローラ32は、85キーの内蔵キ ーポード40やマウスの制御を行なう。ディスプレイコ ントローラ33は、画像メモリ (VRAM) 34のリー ド/ライト制御、および640×400ドットの解像度 を持つ白黒液晶ディスプレイ41の表示制御を行なう。

【0025】また、このポータブルコンピュータは、内 蔵プリンタコントローラ35、および内蔵プリンタ36 を備えている。内蔵プリンタコントローラ35は、内蔵 プリンタ36を制御するためのものであり、1/0ゲー トアレイ11Aに接続されている。内蔵プリンタ36 は、このポータブルコンピュータ本体に組み込まれた5 6ドットのシリアル熱転写プリンタである。この内蔵プ リンタ36には、ハガキ用の自動給紙装置を接続するこ とができる。

【0026】さらに、このポータブルコンピュータは、

給するための電源コントローラ42を備えており、また 2.5インチの本体内蔵型ハードディスクパック37が オプションで装着されるように構成されている。このハ ードディスクパック37には、ハードディスクドライブ (HDD)とハードディスクドライブコントローラ(H DC)が設けられている。

【0027】また、システムバス10には更に、拡張バスコネクタ43が接続されている。この拡張バスコネクタ43は、機能拡張のための拡張ユニットをシステムバス10に接続するためのものであり、ここには、例えば、前述のブートブロックを書き替えるためのブートブロック書き替えユニット44を装着することができる。ブートブロック書き替えユニット44は、システムROM28のブートブロックと同一アドレス範囲に属すシステムアドレスによってアドレッシングされるように構成されたROMを有しており、このROMにはフラッショEEPROM100のブートブロックを書き替えるためのプログラムが格納されている。

【0028】次に、図2を参照して、フラッシュEEP ROM100の構成例を説明する。フラッシュEEPR 20 OM100は、1M×8ピット構成の1Mパイトの記憶 容量を有しており、24ピット幅のシステムアドレスA 23-0の中の20ビット幅のアドレスA19-0によ ってアドレッシングされる。すなわち、フラッシュEE PROM100には物理アドレス0000HからFF FFFHまでの1Mバイトのアドレス空間が割り当てら れている。このフラッシュEEPROM100におい て、物理アドレス00000日からDFFFFHまでの 896 Kパイトの領域は前述のプリンタファームウェア ROM23およびメニューROM27のために使用され 30 る領域であり、そこにはプリンタファームウェア、メュ ー情報、PIM情報が格納されている。また、物理アド レスE0000HからFFFFFHまでの128Kパイ トの領域は前述のシステムROM28のために使用され る領域であり、この128Kパイトの領域のうちの物理 アドレスE〇〇〇〇HからEFFFFHまでの64Kバ イトの領域はシステムBIOSが格納されるシステムB IOSエリアとして使用され、残りの64Kバイトの領 域のうちの物理アドレスFC000HからFFFFFH までの8Kパイトの領域はプートプロックが格納される ブートブロックエリアとして使用される。

【0029】プートプロックは、システムの制御のための最小限の機能を実行するためのプログラムであり、図示のように、ファージャンプ命令、システムBIOSの内容をチェックするためのCRC (Cyclic Redundancy Check) ルーチン、およびフラッシュEEPROM100に対するアドレス変換のためのルーチン、およびBIOS転送ルーチンから構成されている。BIOS転送ルーチンは、システムBIOSの書き換えに用いる書き換えルーチンをフロッピーディスクドライブ (FDD) 2 50

8から主メモリ12に転送するためのプログラムである。ファージャンプ命令は、CPU11がリセットされた後にそのCPU11によって最初にアドレッシングされる格納位置(ここでは、スタートアドレスFFFF0H)に格納されており、このファージャンプ命令が最初に実行される。このファージャンプ命令のジャンプ先は、CRCルーチンを示している。アドレス変換ルーチンは、プートプロックエリアとシステムBIOSエリアのアドレスを入れ替えるためのものであり、このアドレス変換の詳細は図4を参照して後述する。

8

【0030】次に、図3を参照して、図1のポータブルコンピュータのCPU11によって管理されるメモリマップの一例を説明する。図示のように、システムアドレスF0000HからFFFFFHまでの64Kパイトのシステムアドレス空間には、システムROM28がマッピングされている。CPU11は、このF0000HからFFFFFHまでの64Kパイトの空間を介してフラッシュEEPROM100のシステムROM領域をアクセスする。

20 【0031】フラッシュEEPROM100のシステム ROM領域は前述したように128Kバイトの大きさを 有するので、システムアドレスF0000HからFFF FFHまでの64Kバイトの空間には、システムBIO Sエリアと、ブートブロックエリアとが選択的にマッピ ングされる。

【0032】すなわち、システム起動時には、システムBIOSの実行に先立ってそのシステムBIOSの内容をチェックするために、ブートブロックエリアがシステムアドレスF0000HからFFFFFHまでの空間にマッピングされる。一方、BIOSチェックが完了した後には、通常通り、システムBIOSエリアがシステムアドレスF0000HからFFFFFHまでの64Kバイトの空間にマッピングされる。

【0033】以下、図4を参照して、フラッシュEEP ROM100に対するアドレス割り当ての詳細を説明す る。図4に示されているように、システム起動時には、 CPU11からの24ビット幅のシステムアドレスA2 3-0の内でフラッシュEEPROM100をアドレッ シングするための20ビット幅のシステムアドレスA1 9-0は、そのまま物理アドレスとしてフラッシュEE PROM100に供給される。この結果、システムアド レスF0000HからFFFFFHまでの64Kパイト の空間には、フラッシュEEPROM100のプートプ ロックエリアと予備エリアがマッピングされる。また、 この場合、システムBIOSエリアはシステムアドレス E0000HからEFFFFHまでの64Kパイトの空 間にマッピングされることになるが、そのエリアはバッ クアップRAM等のアクセスに利用されているのでシス テムBIOSエリアのアクセスはディセーブルされる。

【0034】一方、ブートプロック実行後(ノーマル

時)には、フラッシュEEPROM100をアドレッシ ングするための20ビット幅のシステムアドレスA19 - 0 の中のピット16 (A 16) の論理が反転され後、 その反転されたA16を含む20ビット幅のシステムア ドレスA19-0が物理アドレスとしてフラッシュEE PROM100に供給される。このアドレスA16の反 転処理は、ブートプロックのアドレス変換ルーチンで行 われる。

【0035】アドレスA16= "0" はセグメントアド レスEを指定し、アドレスA16="1"はセグメント アドレスFを指定する。したがって、アドレスA16の 論理を反転すると、システムBIOSエリアとブートプ ロックエリアのアドレスが互いに入れ替えられる。この 結果、A16の反転後においては、CPU11は、シス テムアドレスFOOOOHからFFFFFHまでの空間 を通して、フラッシュEEPROM100のシステムB IOSエリアを参照することができる。

【0036】また、この場合、ブートブロックエリア は、システムアドレスEC000HからEFFFFHま での8Kパイトの空間にマッピングされることになる が、そのエリアはパックアップRAM等のアクセスに利 用されているので通常はそのアドレス空間を介したブー トプロックのアクセスはディセーブルされる。しかしな がら、プートプロックの書き替え時には、そのシステム アドレスEC000HからEFFFFHまでの8Kバイ トの空間にプートプロックウインドウをオープンするこ とができる。

【0037】 このように、フラッシュEEPROM10 0のシステムBIOSエリアとプートプロックエリアは アドレスA16の反転処理によって互いに入れ替えら れ、システム起動時には、システムROMアクセスのた めのアドレスF0000日からFFFFFHまでの空間 にプートプロックがマッピングされ、システムBIOS のチェック終了後はその空間にシステムBIOSがマッ ピングされるように構成されている。

【0038】図5には、フラッシュEEPROM100 周辺のハードウェア構成とプートプロック書き替えユニ ット44の構成が示されている。前述したように、フラ ッシュEEPROM100を使用する大きなメリット は、システムBIOS等のプログラムの修復やパードョ 40 ーンアップを製品出荷後においても分解作業なしで行え るということである。しかしながら、前述したようにフ ラッシュEEPROM100のプートプロックはシステ ム起動時に最初に実行されるプログラムであるので、も しそのプートブロックエリアの内容が破壊されてしまっ ていた場合には、システムBIOSの内容チェックがで きないばかりか、システムをスタートできないという不 具合が発生する。

【0039】そこで、この図5の構成では、システムバ

EEPROM100のアクセスを一時的禁止し、外付け のROM201に制御を移してプートプロックを書き替 えるようにしている。

10

【0040】以下、具体的な回路構成について詳述す る。フラッシュEEPROM100には、チップセレク ト信号線401を介してI/Oゲートアレイ11Aから のチップセレクト信号CS1が供給される。このチップ セレクト信号CS1は、システムアドレスの値がアドレ スF0000H~FFFFFHの範囲に属す時に付勢さ 10 れる。また、フラッシュEEPROM100のプログラ ム電源端子 (VPP) には、プログラム電源線402を 介して例えば+12Vのプログラム用電源 (PRG) が 供給される。このプログラム用電源 (PRG) は、フラ ッシュEEPROM100の内容を書き替えるためのプ ログラム動作時に発生される。

【0041】 さらに、フラッシュEEPROM100の 出力イネーブル端子(OE) およびライトイネーブル端 子(WE)は、システムパス10のメモリリード信号 (MEMR) 線101aおよびメモリライト信号 (ME 20 MW) 線101bに接続されておいる。また、フラッシ ュEEPROM100の20ビット幅のアドレス入力端 子のうちのA16端子は、信号線403を介して1/〇 ゲートアレイ11AのアドレスA16出力端子(RM1 6) に接続され、残りの19ピットの端子は、システム アドレイA16を除くアドレスバス (A23-0) 10 2の下位20ピット (A19-17, A15-0) に接 続されている。さらに、フラッシュEEPROM100 のデータ入出力端子はデータバス(SD15-0)10 3の下位8ピット(SD7-0)に接続されている。1 /Oゲートアレイ11AのアドレスA16出力端子(R M16)は、システム起動時は、システムアドレスのA 16をそのまま信号線403上に出力し、プートプロッ クのプログラム実行後、またはプートプロックの書き替 え時には、システムアドレスのA16の論理を反転して 信号線403上に出力する。

【0042】プートプロック書き替えユニット44は、 ROM201、およびマスタ信号 (MAST) 発生回路 202から構成されている。このプートブロック書き替 えユニット44は、前述したように、拡張パスコネクタ 43を介してシステムパス10に接続される。このブー トプロック書き替えユニット44が図示のように拡張バ スコネクタ43に装着された状態では、ROM201の 出力イネーブル端子(OE)は、システムバス10のメ モリリード信号 (MEMR) 線101aに接続され、ま たアドレス入力端子はアドレスバス (A23-0) 10 2の下位16ビット(A15-0)に、データ端子はデ ータバス (SD15-0) 103の下位8ピット (SD 7-0) に接続される。

【0043】このROM201は、図6に示されている ス10のマスタ信号 (MAST) を使用してフラッシュ 50 ように、64K×8ピット構成の64Kパイトの記憶容

量を有しており、16ビット幅のアドレスA15-0によってアドレッシングされる。すなわち、ROM201には物理アドレス0000HからFFFFHまでの64 Kバイトのアドレス空間が割り当てられており、この物理アドレスの割り当てによってROM201はシステムアドレスF0000HからFFFFFHまでの64Kバイトの空間にマッピングされる。

【0044】このROM201には、ファージャンプ命令、アドレス変換ルーチン、プートプロックウインドウオープンルーチン、ブートプロック転送ルーチン、およ 10 び新たなブートプロックが格納されている。

【0045】アドレス変換ルーチンは、フラッシュEEPROM100のプートプロックエリアがROM201のアドレスと重ならないようにするために、システムアドレスのA16の論理反転を行う。A16の論理反転により、フラッシュEEPROM100のプートプロックエリアはアドレスEC000Hに割り当てられる。

【0046】プートプロックウインドウオープンルーチ ンは、フラッシュEEPROM100のプートプロック エリアをアクセスするためのプートプロックウインドを 20 オープンするためのものであり、このブートブロックウ インドはシステムドレスEC0000HからEFFFF Hの範囲に割り当てられる。すなわち、通常は、システ ムアドレスの値がアドレスF0000日からFFFFF Hの範囲に属する時だけフラッシュEEPROM100 のチップイネーブル信号CS1が付勢されるが、ブート プロックウインドがオープンされた場合には、システム アドレスの値がそのウインドに対応するアドレスECO 000HからEFFFFHの範囲に属する場合にもフラ ッシュEEPROM100のチップイネーブル信号CS 30 1が付勢される。これにより、プートプロックウインド を通してフラッシュEEPROM100のプートプロッ クをアクセスすることができる。

【0047】ブートプロック転送ルーチンは、ROM201に格納されている新たなプートプロックの内容をフラッシュEEPROM100のプートプロックエリアに書き込むプログラムであり、このプログラムの実行によってフラッシュEEPROM100のプートプロックが書き替えられる。ROM201に格納されている新たなプートプロックは、フラッシュEEPROM100のプ 40ートプロックと同様に、ファージャンプ命令、CRCルーチン、アドレス変換ルーチン、およびBIOS転送ルーチン等を含んでいる。

【0048】ファージャンプ命令は、CPU11がリセットされた後にそのCPU11によって最初にアドレッシングされる格納位置(ここでは、スタートアドレスFFF0H)に格納されており、このファージャンプ命令が最初に実行される。このファージャンプ命令のジャンプ先は、ROM201のアドレス変換ルーチンを示している。

【0049】図5において、マスタ信号発生回路202は、システムバス10のリセット(RESET)信号線104およびマスタ(MAST)信号線105に接続されており、I/Oゲートアレイ11Aからリセット(RESET)信号が発生された後一定期間、マスタ(MAST)信号を発生する。このマスタ(MAST)信号は、ブートブロック書き替えユニット44の装着をI/Oゲートアレイ11Aに通知するために使用される。また、マスタ信号発生回路202は、リセット(RESET)信号に応答して、ROM201のチップイネーブル信号を付勢する。

【0050】次に、図7を参照して、I/Oゲートアレイ11A内に設けられているフラッシュEEPROM制御のためのハードウェア構成を説明する。図示のように、I/Oゲートアレイ11Aには、フラッシュメモリコントロールレジスタ501、システムROMイネーブルレジスタ502、A16反転回路503、第1および第2のアドレス範囲判定回路504,505、プログラム電源出力回路506、マスタ信号検出回路507、およびリセット信号発生回路508が設けられている。

【0051】 フラッシュメモリコントロールレジスタ5 01には、そのビット5にプログラム制御フラグ (PR G)、ビット4にアドレス反転制御フラグ(INV)、 ビット0にプートプロックウインドウイネーブル制御フ ラグ(BBEN)がCPU11によってセットされる。 【0052】プログラム制御フラグ (PRG) は、フラ ッシュEEPROM100へのプログラム電源PROG の発生を制御するためのものであり、プログラム時は **"1"のプログラム制御フラグ(PRG)がセットされ** る。アドレス反転制御フラグ(INV)は、アドレスA 16の反転の有無を指定するためのものであり、アドレ スA16の反転時には"1"のアドレス反転制御フラグ (INV) がセットされる。ブートプロックウインドウ イネーブル制御フラグ (BBEN) は、フラッシュEE PROM100のプートプロックをアクセスするための ウインドのオープンを指定するためのものであり、ブー トプロックウインドウオープン時には "1" のプートプ ロックウインドウイネーブル制御フラグ (BBEN) が セットされる。

【0053】フラッシュメモリコントロールレジスタ5 01のこれらフラグの値は、電源ユニット42からのパ ワーオンリセット信号によって初期値"0"にリセット

【0054】システムROMイネーブルレジスタ502 は、プートプロック書き替え後にフラッシュEEPRO M100のアクセスをイネーブルに戻すためのものであ り、そのピット7にはシステムBIOSイネーブルフラ グ(EN-BIS)がCPU11によってセットされ る。"1"のシステムBIOSイネーブルフラグ(EN 50-BIS)がセットされると、マスタ検出回路507に

よって提供されるアドレスF0000H~FFFFFH を介したフラッシュEEPROM100のアクセスをディセーブルにする機能がリセットされる。

【0055】システムBIOSイネーブルフラグ(EN-BIS)の値は、電源ユニット42からのパワーオンリセット信号によって初期値"0"にリセットされる。A16反転回路503は、CPU11からのシステムアドレスA23-0のうちのA16の論理反転を行うためのものであり、アドレス反転制御フラグ(INV)="1"の時はA16を反転して信号線403に出力し、アドレス反転制御フラグ(INV)="0"の時はA16をそのまま信号線403に出力する。

【0056】第1のアドレス範囲判定回路504は、CPU11からのシステムアドレスの値がシステムROMをアクセスするためのアドレス範囲F0000H~FFFFFHに属すか否かを判定し、属す場合にはORゲートG1を介してチップセレクト信号CS1を発生する。このアドレス範囲判定回路504の動作は通常はイネーブル状態に設定されているが、マスタ信号検出回路507から検出出力が発生されるとそれによってディセーブ20ルされる。

【0057】第2のアドレス範囲判定回路505は、CPU11からのシステムアドレスの値がプートプロックウインドウに対応するアドレス範囲EC0000H~EFFFFHに属すか否かを判定し、属す場合にはORゲートG1を介してチップセレクト信号CS1を発生する。このアドレス範囲判定回路505の動作は、プートプロックウインドウイネーブル制御フラグ(BBEN)が"1"にセットされた時にだけイネーブルされ、それ以外はディセーブルされている。

【0058】プログラム電源出力回路506は、12Vの電源電圧VPPとGNDの一方を選択してそれをプログラム電源PROGとして出力するためのものであり、プログラム制御フラグ (PRG) = "1"の時は12Vの電源電圧VPPを選択する。

【0059】マスタ信号検出回路507は、電源投入時にプートブロック書き替えユニット44の装着の有無を検出するために設けられたものであり、電源ユニット42からのパワーオンリセット信号の後縁でマスタ信号(MAST)をサンプリングする。一定期間以上有意の40マスタ信号(MAST)が発生されていれば、マスタ信号検出回路507はプートブロック書き替えユニット44が装着されていることを検知し、第1のアドレス範囲判定回路504をディセーブルにする。

【0060】リセット信号発生回路508は、電源ユニット42からのパワーオンリセット信号に応答してシステムリセット信号を出力する。次に、図5乃至図7を参照して、フラッシュEEPROM100のプートプロック書き替え動作を説明する。

【0061】フラッシュEEPROM100のブートブ 50 トされる。これにより、第2のアドレス範囲判定回路5

ロックが破壊された場合、またはそのブートブロックを パージョンアップする場合には、ブートブロック書き替 えユニット44が拡張バスコネクタ43に装着される。

14

【0062】この状態で、電源スイッチが投入されると、電源ユニット42からパワーオンリセット信号が発生される。このパワーオンリセット信号に応答して、I/Oゲートアレイ11Aのリセット発生回路508はシステムリセット信号を発生する。このリセット信号は、ブートプロック書き替えユニット44のマスタ信号発生10回路202に送られる。

【0063】マスタ信号発生回路202は、リセット信号が切れてからある一定期間、有意のマスタ信号(MAST)を出力する。I/Oゲートアレイ11Aのマスタ信号検出回路507は、パワーオンリセット信号の後縁でマスタ信号(MAST)をサンプリングし、それが一定期間有意であれば、ブートプロック書き替えユニット44の装着を検知し、第1のアドレス範囲判定回路504をディセーブルにする。これにより、以降は、アドレスF0000H~FFFFFHの範囲に属すシステムアドレスが発行されても、フラッシュEEPROM100へのチップセレクト信号(CS1)は発生されない。

【0064】これにより、本来フラッシュEEPROM 100のプートプロックをアクセスするためのシステム アドレス (スタートアドレスFFFFF0) は、そのま まシステムバス10のアドレスバス102上に出力さ れ、プートプロック書き替えユニット44のROM20 1に送られる。

【0065】これにより、ROM201は、本来フラッシュEEPROM100のプートプロックをアクセスするためのシステムアドレスによってリードアクセスされる。ROM201の物理アドレスFFFF0にはファージャンプ命令が格納されているので、このファージャンプ命令がアドレッシングされてCPU11に読み込まれ実行され。そして、以降は、ROM201のプログラムに制御が移る。

【0066】ROM201のプログラムに制御が移ると、まず、ROM201のアドレス変換ルーチンが実行されて、フラッシュメモリコントロールレジスタ501に"1"のアドレス反転制御フラグ(INV)がセットされる。これにより、A16反転回路503がイネーブルとなり、アドレスA16の論理反転が行われる。このアドレスA16の論理反転により、以降は、フラッシュEEPROM100のブートプロックエリアは、システムアドレスEC0000HからEFFFFHの範囲にリマッピングされる。

【0067】次いで、ROM201のブートブロックウインドウオーブンルーチンが実行され、フラッシュメモリコントロールレジスタ501に"1"のブートブロックウインドウイネーブル制御フラグ(BBEN)がセットされる。これにより、第2のアドレス範囲判定回路5

}-91.

15

05がイネーブルとなり、ブートブロックウインドウが オープンされる。

【0068】以降は、システムアドレスの値がアドレス ECOOOHからEFFFFHの範囲に属す時にはフ ラッシュEEPROM100に対するチップイネーブル 信号CSIが発生されるようになり、そのウインドウを 介したプートプロックアクセスが可能となる。

【0069】この後、ROM201のプートプロック転 送ルーチンが実行され、フラッシュメモリコントロール レジスタ501に"1"のプログラム制御フラグ(PR 10 ートプロックの内容を修復することが可能となる。 G)がセットされる。これにより、12Vの電源電圧V PPがプログラム電源PROGとしてフラッシュEEP ROM100に送られる。そして、ROM201に格納 された新たなプートプロックが書き込みデータとしてフ ラッシュEEPROM100に転送され、フラッシュE EPROM100のプログラム動作が開始される。この 結果、フラッシュEEPROM100のプートプロック エリアの内容が書き替えられる。

【0070】書き替え終了後は、電源をオフした後にプ ートブロック書き替えユニット44を外し、電源を再投 20 入することによって、新たなプートプロックを利用した 通常のシステム起動処理を行うことができる。

【0071】また、プートプロック書き替えユニット4 4を装着したままでも、システムROMイネーブルレジ スタ502に"1"のシステムBIOSイネーブルフラ グをセットすれば、マスタ信号検出回路507をリセッ トできるので新たなプートプロックを利用した通常のシ ステム起動処理を行うことができる。このシステムBI OSイネーブルフラグのセットは、例えば、ブートプロ ック書き替え終了後にそのシステムBIOSイネーブル 30 フラグを"1"にセットするプログラムをROM201 に格納しておくことによって実現できる。

【0072】以上のように、この実施例では、ブートブ ロック書き替えユニット44が拡張パスコネクタ43を 介してシステムバス10に接続されると、F0000H ~FFFFFHのアドレス範囲を介したフラッシュEE PROM100のアクセスがディセーブルされる。これ により、CPU11からF0000H~FFFFFHの アドレス範囲に属すシステムアドレスが発行されても、 フラッシュEEPROM100はアクセスされず、その 40 代わりにプートプロック書き替えユニット44のROM 201がアクセスされる。この結果、ROM201に格 納されたプログラムがCPU11によって実行され、ブ

16

ートブロックエリアを書き替えるための処理が開始され る。この場合、フラッシュEEPROM100のプート プロックエリアは、ROM201とアドレスがオーバラ ップしないように、A16の反転処理によってEC00 OH~EFFFFHのアドレス範囲にリマッピングさ れ、そのアドレス範囲を通してライトアクセスされる。 したがって、システム起動時に最初に実行されるプログ ラムであるプートプロックが破壊された場合でも、その フラッシュEEPROM100を交換すること無く、プ

【0073】なお、この実施例では、ROM201内に 新たなプートプロックを格納したが、ROM201には 転送プログラムだけを格納して、FDD等から新たなブ ートプロックをフラッシュEEPROM100に転送す ることも可能である。

[0074]

【発明の効果】以上のように、この発明によれば、シス テム起動時に最初に実行されるEEPROM内のプログ ラムが破壊された場合でも、そのEEPROMの交換作 業なしでそのプログラムを修復することが可能となる。

【図面の簡単な説明】

【図1】この発明の一実施例に係わるポータブルコンピ ュータの全体のシステム構成を示すプロック図。

【図2】同実施例のシステムに設けられてるフラッシュ EEPROMの記憶内容を示す図。

【図3】同実施例のシステムにおけるメモリマップの一 例を示す図。

【図4】同実施例のシステムにおけるフラッシュEEP ROMに対するアドレス割り当ての一例を示す図。

【図5】同実施例のシステムにおけるフラッシュEEP ROM周辺のハードウェア構成と同システムに装着され るプートプロック書き替えユニットの構成を示す図。


【図6】図5のブートブロック書き替えユニットに設け られているROMの記憶内容の一例を示す図。

【図7】同実施例のシステムに設けられているフラッシ ユEEPROM制御のための回路構成を示す図。


【符号の説明】

10…システムパズ、11…CPU、11A…パスコン トローラ、28…システムROM、43…拡張パスコネ クタ、44…ブートブロック書き替えユニット。100 …フラッシュEEPROM、105…マスタ信号線、2 0 1 ··· R OMa


[図1]




[図2]




[図3]




[図4]



[図5]



【図6】



【図7】

